| STB | 操 作 |
| 高 低 | 數(shù)據(jù)維持 移位寄存器中的數(shù)據(jù)被輸出 |
表3 高壓輸出塊真值表
| DATA | BLK | PC | On | Remark |
| 高 低 高 低 x x | 低 低 低 低 高 高 | 低 低 高 高 低 高 | 高 低 低 高 高 低 | 所有的輸出均為高 所有的輸出均為低 |
在這三部分電路中,高壓輸出驅(qū)動電路部分是μPD16305芯片的核心部分,它為負(fù)載提供了高電壓、大電流的輸出,高壓輸出直接驅(qū)動PDP屏的顯示單元,點亮被選中的象素。圖2為μPD16305高壓輸出驅(qū)動電路圖。
圖2中,A、B、C三路信號是由同一信號（鎖存器輸出的信號）經(jīng)過分離得到的。它們分別輸入到高壓輸出驅(qū)動塊的三個輸入端,其中A和B信號反相,A和C信號同相。
當(dāng)A=1、B=0、C=1時,N1、P1、N3導(dǎo)通,N2、P2、P3截止,輸出OUT=0;
當(dāng)A=0、B=1、C=0時,N2、P2、P3導(dǎo)通,N1、P1、N3截止,輸出OUT=VDD2。
由圖可,這種輸出結(jié)構(gòu)不同于普通的互補輸出結(jié)構(gòu)。這種電路結(jié)構(gòu)的優(yōu)點在于：它可以用前級的數(shù)字電平,驅(qū)動后面的功率級電路,這對于普通的推挽輸出結(jié)構(gòu)來說,是根本達(dá)不到的。
對于如圖3所示的普通的CMOS互補輸出結(jié)構(gòu),假設(shè)VDD2=200V、GND=0V、Vthn=15V、Vthp=-15V。若要使Vout=GND,即要使N管導(dǎo)通、P管截止,就需要滿足①Vgs>Vthn;②VDD2-Vgs<-Vthp。這樣,柵極電壓Vgs至少應(yīng)該等于VDD2+Vdtp,即Vgs至少應(yīng)為200-15=185V,這就需要在芯片中加入電平轉(zhuǎn)換電路,將CMOS數(shù)字電平提升到可以驅(qū)動功率管的高電平。對于40路輸出的μPD16305來說,可以想象它所點的體積將是巨大的,因而不利于芯片的集成。
2 μPD16305來說,PDP驅(qū)動電路中的應(yīng)用
μPD16305是一種CMOS結(jié)構(gòu)的高壓驅(qū)動電路,使用非常靈活。其輸入可以是TTL電平,也可以是CMOS電平,高壓輸出調(diào)節(jié)范圍可從0V～200V。其內(nèi)部有一內(nèi)置二極管,此二極管的陽極接在μPD16305的Vss2端,陰極接在μPD16305的VDD2端。由于PDP驅(qū)動電極（Y）波形出現(xiàn)有多種電壓,所以驅(qū)動芯片μPD16305提供穩(wěn)定、恒定的電源電壓是不可能完成該波形的。解決多電源電壓的方法是將μPD16305的高壓電源和高壓地“浮”起來運用,使驅(qū)動芯片的電源腳和地腳在不同時刻與同電壓相接,從而使芯片輸出符合相應(yīng)的要求。
在維持期里,所有Y電極的波形完全一致。但在尋址期中掃描尋址時,各行的Y電極有效時間不同,出現(xiàn)有多種電壓。所以在維持期和尋址期,可以通過MOS開關(guān)管的不同狀態(tài),使驅(qū)動芯片的電源腳和地腳在不同時刻與不同電壓相接,以得到所需要的波形。這種連接方式降低了輸出級MOS管上的電壓,應(yīng)用起來有很大余地。
在驅(qū)動PDP時,在維持期和尋址期的初始化階段,利用的是μPD16305的全高或全低工作狀態(tài)（可參見表3）;而在尋址期的掃描階段,利用的是μPD16305的移位工作狀態(tài),以實現(xiàn)逐行掃描。
μPD16305作為行驅(qū)動器使用時,控制信號與μPD16305的具體連接方式如圖4所示。
μPD16305的控制信號中,信號R/L可直接接到低壓電源VDD1上。因為在驅(qū)動電路中,只在逐行掃描階段才利用了移位功能,而且移位是在朝一個方向進(jìn)行的,因此沒有必要增加額外的信號產(chǎn)生器,將期接至某一固定電位即可。
其它的控制信號如A、CLK、STB、CLK等,可根據(jù)從PDP屏上測得的數(shù)據(jù),用可編程邏輯器件來產(chǎn)生,這里我們采用的是Altera公司的FLEX10K10系列的芯片。
電源信號和地信號是通過電平轉(zhuǎn)換電路驅(qū)動功率MOS開關(guān)管提供的,電平轉(zhuǎn)換電路的控制時序由CPLD產(chǎn)生。最終產(chǎn)生的驅(qū)動波形如圖5所示。
在實際應(yīng)用中,要確保μPD16305所有的UDD1、VDD2、Vss1、Vss2管腳都要被使用,并且Vss1和Vss2必須接到同一電位上;由于μPD16305的管腳33在芯片內(nèi)部被連接到了封裝外殼上,所以必須保證此管腳開路,不能使用;為了防止器件發(fā)生閂鎖效應(yīng),加電源時必須按照先加VDD1、再加邏輯信號、最后加VDD2的順序進(jìn)行;關(guān)斷電源時,按照相反的順序進(jìn)行操作。
