|
這幾個問題在 eetchina 上發(fā)過帖 ， 那里有個大俠講得比較詳細(xì)了，不過由于基礎(chǔ)弱，有些地方還是不太理解。發(fā)在這，想看看這里的各位朋友有什么看法，尤其是希望雷震子這樣的大俠能指點(diǎn)一下，使我等初學(xué)者少走彎路，謝謝。
1. 電阻電容的封裝形式如何選擇，有沒有什么原則 ? 比如 , 同樣是 104 的電容有 0603 、 0805 的封裝，同樣是 10uF 電容有 3216 ， 0805,3528 等封裝形式，選擇哪種封裝形式比較合適呢 ?
我看到的電路里常用電阻電容封裝：
電容：
0.01uF 可能的封裝有 0603 、 0805
10uF 的封裝有 3216 、 3528 、 0805
100uF 的有 7343
320pF 封裝： 0603 或 0805
電阻：
4.7K 、 10k 、 330 、 33 既有 0603 又有 0805 封裝
請問怎么選擇這些封裝 ?
2. 有時候兩個芯片的引腳 ( 如芯片 A 的引腳 1, 芯片 B 的引腳 2) 可以直接相連，有時候引腳之間 ( 如 A-1 和 B-2) 之間卻要加上一片電阻，如 22 歐，請問這是為什么 ? 這個電阻有什么作用 ? 電阻阻值如何選擇 ?
3. 藕合電容如何布置？有什么原則？是不是每個電源引腳布置一片 0.1uf ？有時候看到 0.1uf 和 10uf 聯(lián)合起來使用，為什么 ?
4. 所謂 5V ttl 器件、 5V cmos 器件是指什么意思 ? 是不是說該器件電源接上 5V ，其引腳輸出或輸入電平就是 5V ttl 或者 5v cmos?
5. 板子上要做兩個串口，可不可以只用一塊 MAX232 芯片 ? 如果可以，用哪個型號的芯片 ?MAX3232C 、 MAX3232E 還是 MAX3232CSE? 或者說這幾個芯片哪個都可以
6. 看 PDIUSBD12 芯片手冊，見到兩個概念，不清楚：單地址 / 數(shù)據(jù)總線配置、多路地址 / 數(shù)據(jù)總線配置 , 請問這兩者有什么區(qū)別
7.protel99 中，電源和地的網(wǎng)絡(luò)標(biāo)號是不是肯定是全局的 ( 即使我使用層次電路原理圖繪圖模式 3: 電路端口全局，網(wǎng)絡(luò)標(biāo)號局部 )
8. 晶振起振電路電容好像一般為 22pF ，這是不是經(jīng)驗值，像上下拉電阻取值一般為 4.7k~10K
9.usb 插座電路，有一個電容 :0.01uF/2KV ，有這么高的耐壓電壓電容嗎？為什么在這里需要使用這么高的耐壓電容
10.DB9 插座究竟是 2 發(fā)送， 3 接收還是 3 接收 2 發(fā)送，或者是由自己定義，無所謂
12. 何謂扇入、扇出、扇入系數(shù)及扇出系數(shù)
13." 高速的差分信號線具有速率高，好布線，信號完整性好等特點(diǎn) " ，請問何謂高速差分信號線 ?
14.protel 99se 中，布線時，信號線、地線、電源線線寬一般是多少？有什么原則需要注意 ?
15.TTL 電路和 cmos 電路有什么區(qū)別？什么時候使用 TTL 系列？什么時候使用 cmos 器件 ?
一些回答：
1. 電阻電容的封裝形式如何選擇，有沒有什么原則 ? 比如 , 同樣是 104 的電容有 0603 、 0805 的封裝，同樣是 10uF 電容有 3216 ， 0805,3528 等封裝形式，選擇哪種封裝形式比較合適呢 ?
我看到的電路里常用電阻電容封裝：
電容：
0.01uF 可能的封裝有 0603 、 0805
10uF 的封裝有 3216 、 3528 、 0805
100uF 的有 7343
320pF 封裝： 0603 或 0805
電阻：
4.7K 、 10k 、 330 、 33 既有 0603 又有 0805 封裝
請問怎么選擇這些封裝 ?
答：選擇合適的封裝第一要看你的 PCB 空間，是不是可以放下這個器件。一般來說，封裝大的器件會比較便宜，小封裝的器件因為加工進(jìn)度要高一點(diǎn)，有可能會貴一點(diǎn)，然后封裝大的電容耐壓值會比封裝小的同容量電容耐壓值高，這些都是要根據(jù)你實際的需要來選擇的，另外，小封裝的元器件對貼裝要求會高一點(diǎn)，比如 SMT 機(jī)器的精度。如手機(jī)里面的電路板，因為空間有限，工作電壓低，就可以選用 0402 的電阻和電容，而大容量的鉭電容就多為 3216 等等大的封裝
2. 有時候兩個芯片的引腳 ( 如芯片 A 的引腳 1, 芯片 B 的引腳 2) 可以直接相連，有時候引腳之間 ( 如 A-1 和 B-2) 之間卻要加上一片電阻，如 22 歐，請問這是為什么 ? 這個電阻有什么作用 ? 電阻阻值如何選擇 ?
答： 這個電阻一般是串電阻，拿來做阻抗匹配的，當(dāng)然也可以做降壓用，用于 3.3V I/O 連接 2.5V I/O 類似的應(yīng)用上面。阻值的選擇要認(rèn)真看 Datasheet ，來計算
3. 藕合電容如何布置？有什么原則？是不是每個電源引腳布置一片 0.1uf ？有時候看到 0.1uf 和 10uf 聯(lián)合起來使用，為什么 ?
答：電容靠近電源腳，這個問題可以參見 http://www.ednchina.com/bbs/DetailTopic_new.asp?topicid=3961&ForumID=5
補(bǔ)充一點(diǎn)看法：
在兩個芯片的引腳之間串連一個電阻，一般都是在高速數(shù)字電路中，為了避免信號產(chǎn)生振鈴（即信號的上升或下降沿附近的跳動）。原理是該電阻消耗了振鈴功率，也可以認(rèn)為它降低了傳輸線路的 Q 值。
通常在數(shù)字電路設(shè)計中要真正做到阻抗匹配是比較困難的，原因有二： 1 、實際的印制板上連線的阻抗受到面積等設(shè)計方面的限制； 2 、數(shù)字電路的輸入阻抗和輸出阻抗不象模擬電路那樣基本固定，而是一個非線性的東西。
實際設(shè)計時，我們常用 22 到 33 歐姆的電阻，實踐證明，在此范圍內(nèi)的電阻能夠較好地抑制振鈴。但是事物總是兩面的，該電阻在抑制振鈴的同時，也使得信號延時增加，所以通常只用在頻率幾兆到幾十兆赫茲的場合。頻率過低無此必要，而頻率過高則此法的延時會嚴(yán)重影響信號傳輸。另外，該電阻也往往只用在對信號完整性要求比較高的信號線上，例如讀寫線等，而對于一般的地址線和數(shù)據(jù)線，由于芯片設(shè)計總有一個穩(wěn)定時間和保持時間，所以即使有點(diǎn)振鈴，只要真正發(fā)生讀寫的時刻已經(jīng)在振鈴以后，就無甚大影響。
前面已經(jīng)補(bǔ)充了一點(diǎn)，再補(bǔ)充一點(diǎn)：關(guān)于接地問題。
接地是一個極其重要的問題，有時關(guān)系到設(shè)計的成敗。
首先要明確的是，所有的接地都不是理想的，在任何時候都具有分布電阻與分布電感，前者在信號頻率較低時起作用，后者則在信號頻率高時成為主要影響因素。由于上述分布參數(shù)的存在，信號在經(jīng)過地線的時候，會產(chǎn)生壓降以及磁場。若這些壓降或磁場（以及由該磁場引起的感應(yīng)電壓）耦合到其它電路的輸入，就可能會被放大（模擬電路中）或影響信號完整性（數(shù)字電路中）。所以，一般要求在設(shè)計時就考慮這些影響，有一個大致的原則如下：
1 、在頻率較低的電路中（尤其是模擬電路或模數(shù)混合電路中的模擬部分），采用單點(diǎn)接地，即各級放大器的地線（包括電源線）分別接到電源輸出端，成為星形連接，并且在這個星的節(jié)點(diǎn)上接一個大電容。這樣做的目的是避免信號在地線上的壓降耦合到其他放大器中。
2 、在模擬電路中（尤其是小信號電路）要避免出現(xiàn)地線環(huán)，因為環(huán)狀的地線會產(chǎn)生感應(yīng)電流，此電流造成的感應(yīng)電勢是許多干擾信號的來源。
3 、如果是單純的數(shù)字電路（包括模數(shù)混合電路中的數(shù)字部分）且信號頻率不高（一般不超過 10 兆），可以共用一組電源與地線，但是必須注意每個芯片的退耦電容必須靠近芯片的電源與地引腳。
4 、在高速的數(shù)字電路（例如幾十兆的信號頻率）中，必須采取大面積接地，即采用 4 層以上的印制板，其中有一個單獨(dú)的接地層。這樣做的目的是給信號提供一個最短的返回路徑。由于高速數(shù)字信號具有很高的諧波分量，所以此時地線與信號線之間構(gòu)成的回路電感成為主要影響因素，信號的實際返回路徑是緊貼在信號線下面的，這樣構(gòu)成的回路面積最�。◤亩姼凶钚。４竺娣e接地提供了這樣的返回路徑的可能性，而采用其他的接地方式均無法提供此返回路徑。需要注意的是，要避免由于過孔或其他器件在接地平面上造成的絕緣區(qū)將信號的返回路徑割斷（地槽），若出現(xiàn)這種情況，情況會變得十分糟糕。
5 、高頻模擬電路，也要采取大面積接地。但是由于此時的信號線要考慮阻抗匹配問題，所以情況更復(fù)雜一些，在這里就不展開了。
以上是個人多年實踐中成功的經(jīng)驗與失敗的教訓(xùn)，希望對你有所幫助。 |
66821730(技術(shù)支持)
